折腾一些有意思的东西，记录一些简单的日常

Claus

我在西电读集成电路，2026 级。喜欢把复杂的东西拆开看清楚 —— 从一颗 MOS 管为什么导通，到一段代码为什么会慢。这里放我的学习笔记，和一些想明白了才敢写下来的东西。

找到我

Claus 中国 · 西安

~/now

// 当前状态
const claus = {
  school: "XDU",
  major: "integrated circuits",
  year: 2026,
  learning: ["analog", "verilog", "c"],
};
// 欢迎来聊
await say("hi")

CMOS Analog IC Verilog FPGA LTspice C Python Layout CMOS Analog IC Verilog FPGA LTspice C Python Layout

Work in progress

在做的事

大一的进度：把基础补上，把手弄脏。

这个网站

纯手写 HTML / CSS / JS，没有框架也没有构建。液态玻璃的背景、博客、暗色主题，都是一点点磨出来的。

HTML/CSSJavaScript

看看源码

模拟电路笔记

从二极管到运放，用手绘小图 + 仿真曲线对照着记。目标是把「看到电路就有直觉」练出来。

模拟电路LTspice

在读

FPGA 入门实验

从流水灯开始，做到数码管计数器。目的不是做完，是搞懂「一行 Verilog 到底综合成了什么」。

VerilogFPGA

在做

Notes

先想清楚，
再动手。

我是 Claus，西安电子科技大学 2026 级集成电路设计与集成系统专业的学生。喜欢从最底层往上看：一个反相器为什么这样画，一行 Verilog 为什么综合出那样的电路。

课余会写点前端 —— 这个站点就是自己写的。也拍照、跑步、读一些和专业无关的书。

写封邮件读读笔记

电路分析 / 模电基础60

C 语言 / 基础算法70

Verilog / 数字设计45

前端与可视化72